Diseño de una Arquitectura Computacional Específica para la Compresión de Señales Electroencefalográficas

Hdl Handle:
http://hdl.handle.net/11285/572274
Title:
Diseño de una Arquitectura Computacional Específica para la Compresión de Señales Electroencefalográficas
Authors:
Santoyo Rincón, Rolando
Issue Date:
01/12/2004
Abstract:
El monitoreo de señales Electroencefalográficas, necesario para hacer análisis y diagnóstico de trastornos cerebrales tales como la epilepsia, presenta algunas limitantes para el paciente. Entre estas limitantes se encuentra el hecho de que este monitoreo se realiza por periodos de más de 24 horas, ocasionando que los costos de hospitalización se incrementen. También, el espacio en memoria para el almacenamiento de la información generada de monitoreo es demasiado grande. A lo anterior se debe agregar que el tener que portar un conjunto de electrodos y tener que permanecer atado al dispositivo de monitoreo, ocasiona al paciente incomodidad no pudiendo realizar sus actividades diarias. En el desarrollo de esta tesis, se hablará de un sistema de adquisición y procesamiento de señales cerebrales propuesto por el Grupo de Investigación de Microsistemas del Tecnológico de Monterrey. Este sistema involucra el monitoreo ambulatorio y transmisión inalámbrica de señales Electroencefalográficas. El sistema se basa en un arreglo de micro electrodos conectados a un sistema de procesamiento de señal y a un transmisor inalámbrico. El sistema se encuentra en la etapa de diseño y el trabajo de esta tesis involucrará el diseño de una arquitectura computacional específica para la compresión de las señales adquiridas. Esta compresión permitirá transmitir la información de manera, más eficiente, así como un mayor tiempo de monitoreo, y también almacenará más información. El método de compresión propuesto, consiste en un algoritmo denominado compresión por Transformada Coseno Discreto (DCT). Con este método se obtiene una buena aproximación de la señal original, obteniendo hasta un 66% de compresión. Este algoritmo también permite remover automáticamente gran parte del ruido de alta frecuencia inducido sobre la señal EEG. Para la implementación de la DCT se empleó un algoritmo basado en un filtro recursivo. Para poder emplear esta técnica es necesario hacer procesamiento previo de la señal de entrada, en base a un algoritmo propuesto en este esfuerzo. Al diseñar la arquitectura computacional específica para ejecutar el algoritmo de compresión propuesto, se siguieron técnicas de Codiseño para integrar en un mismo diseño módulos de software y módulos de hardware. Para esto se propusieron varios diseños, los cuales fueron evaluados considerando parámetros tales como velocidad, área ocupada y consumo de potencia. Entre los diseños que se analizaron se incluyen módulos de hardware tales como multiplicadores de nÚmeros de 16 bits y varios módulos que calculan la DCT en tan solo 34 ciclos de reloj. Estos módulos se interconectaron a módulos de software tales como un procesador DLX y módulos de memoria, obteniendo una arquitectura con un consumo de potencia estimado inferior a 30 mW
Keywords:
Electroencefalogramas; Arquitectura computacional; Compresión de señales; Ingeniería Electrónica; Sistemas Electrónicos
Advisors:
Alfonso Avila Ortega
Committee Member / Sinodal:
Sergio O. Martínez Chapa; Graciano Dieck Assad
Degree Level:
Maestro en Ciencias en Ingeniería Electrónica Especialidad en Sistemas Electrónicos
School:
Electrónica, Computación, Información y Comunicaciones
Campus Program:
Campus Monterrey
Discipline:
Ingeniería y Ciencias Aplicadas / Engineering & Applied Sciences
Appears in Collections:
Ciencias Exactas

Full metadata record

DC FieldValue Language
dc.contributor.advisorAlfonso Avila Ortegaes
dc.contributor.authorSantoyo Rincón, Rolandoen
dc.date.accessioned2015-08-17T11:25:08Zen
dc.date.available2015-08-17T11:25:08Zen
dc.date.issued01/12/2004-
dc.identifier.urihttp://hdl.handle.net/11285/572274en
dc.description.abstractEl monitoreo de señales Electroencefalográficas, necesario para hacer análisis y diagnóstico de trastornos cerebrales tales como la epilepsia, presenta algunas limitantes para el paciente. Entre estas limitantes se encuentra el hecho de que este monitoreo se realiza por periodos de más de 24 horas, ocasionando que los costos de hospitalización se incrementen. También, el espacio en memoria para el almacenamiento de la información generada de monitoreo es demasiado grande. A lo anterior se debe agregar que el tener que portar un conjunto de electrodos y tener que permanecer atado al dispositivo de monitoreo, ocasiona al paciente incomodidad no pudiendo realizar sus actividades diarias. En el desarrollo de esta tesis, se hablará de un sistema de adquisición y procesamiento de señales cerebrales propuesto por el Grupo de Investigación de Microsistemas del Tecnológico de Monterrey. Este sistema involucra el monitoreo ambulatorio y transmisión inalámbrica de señales Electroencefalográficas. El sistema se basa en un arreglo de micro electrodos conectados a un sistema de procesamiento de señal y a un transmisor inalámbrico. El sistema se encuentra en la etapa de diseño y el trabajo de esta tesis involucrará el diseño de una arquitectura computacional específica para la compresión de las señales adquiridas. Esta compresión permitirá transmitir la información de manera, más eficiente, así como un mayor tiempo de monitoreo, y también almacenará más información. El método de compresión propuesto, consiste en un algoritmo denominado compresión por Transformada Coseno Discreto (DCT). Con este método se obtiene una buena aproximación de la señal original, obteniendo hasta un 66% de compresión. Este algoritmo también permite remover automáticamente gran parte del ruido de alta frecuencia inducido sobre la señal EEG. Para la implementación de la DCT se empleó un algoritmo basado en un filtro recursivo. Para poder emplear esta técnica es necesario hacer procesamiento previo de la señal de entrada, en base a un algoritmo propuesto en este esfuerzo. Al diseñar la arquitectura computacional específica para ejecutar el algoritmo de compresión propuesto, se siguieron técnicas de Codiseño para integrar en un mismo diseño módulos de software y módulos de hardware. Para esto se propusieron varios diseños, los cuales fueron evaluados considerando parámetros tales como velocidad, área ocupada y consumo de potencia. Entre los diseños que se analizaron se incluyen módulos de hardware tales como multiplicadores de nÚmeros de 16 bits y varios módulos que calculan la DCT en tan solo 34 ciclos de reloj. Estos módulos se interconectaron a módulos de software tales como un procesador DLX y módulos de memoria, obteniendo una arquitectura con un consumo de potencia estimado inferior a 30 mWes
dc.language.isoes-
dc.rightsOpen Accessen
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/*
dc.titleDiseño de una Arquitectura Computacional Específica para la Compresión de Señales Electroencefalográficases
dc.typeTesis de Maestríaes
dc.contributor.departmentItesmen
thesis.degree.grantorInstituto Tecnológico y de Estudios Superiores de Monterreyes
thesis.degree.levelMaestro en Ciencias en Ingeniería Electrónica Especialidad en Sistemas Electrónicoses
dc.contributor.committeememberSergio O. Martínez Chapaes
dc.contributor.committeememberGraciano Dieck Assades
thesis.degree.disciplineElectrónica, Computación, Información y Comunicacioneses
dc.subject.keywordElectroencefalogramases
dc.subject.keywordArquitectura computacionales
dc.subject.keywordCompresión de señaleses
dc.subject.keywordIngeniería Electrónicaes
dc.subject.keywordSistemas Electrónicoses
thesis.degree.programCampus Monterreyes
dc.subject.disciplineIngeniería y Ciencias Aplicadas / Engineering & Applied Sciencesen
All Items in REPOSITORIO DEL TECNOLOGICO DE MONTERREY are protected by copyright, with all rights reserved, unless otherwise indicated.